Skip to content

1250: Add Test

题目

题目描述

https://github.com/IvyCharon/Verilog-Practice

完成 add.v 中的所有模块,实现一个简单的int加法器。

输入格式

Null

输出格式

Null

样例输入

Null

样例输出

Null

数据范围

Null

Oops! 本题目还没有解答!

助教老师们编题的速度,已经超过了解题的速度!

OJ翻了一新,但本解答集还大多用的是2017-2019级,甚至更早的同学们贡献的答案。

如果你已经AC了,可以的话,请您参考添加页面,与大家一起分享你的题解!